

## طراحی شبکه‌ی پایین بر بُهینه DCVS با استفاده از مفهوم توابع هم ارز

هم ارز

حسین محتشمی<sup>\*</sup>، کیوان ناوی<sup>†</sup>، علیرضا مهینی<sup>‡</sup>

### چکیده

در این مقاله سعی شده است تا روشی با الگوریتم مشخص جهت یافتن مدار DCVS بُهینه برای توابع منطقی ارائه گردد. برای نیل به این منظور ابتدا با بررسی خانواده‌های مختلف مدارهای منطقی، بخصوص مدارهای DCVS، تعریفی برای یک مدار DCVS بُهینه ارائه گردیده است. سپس با بررسی روش‌های مختلف موجود جهت ایجاد ساختار متناظر هر تابع منطقی در مدار معادل DCVS روشنی پیشنهاد گردیده است که توسط آن می‌توان به ساختارهایی با سرعت بیشتر و مصرف توان پایین تر و نیز هزینه‌ی پیاده سازی کمتری دست یافت. مشخصه‌ی اصلی این روش آن است که برخلاف روش‌های موجود، طراح درگیر جزئیات طراحی نشده و بدون نیاز به قوه خلاقیت و ابتکار، می‌تواند مدار بُهینه‌ی معادل یک تابع منطقی را تولید نماید.

### کلمات کلیدی

DCVS، مدارهای مجتمع بسیار فشرده، شبکه‌ی پایین بر، توابع هم ارز و دیاگرام تصمیم دودویی.

## Pull Down Network Minimization of DCVS based on Equivalent Functions concept

Hossein Mohtashami, Keivan Navi, Alireza Mahini

### Abstract

In this paper, a novel method with well defined algorithm is applied for constructing optimized DCVS circuits for a Boolean function. In this approach a definition for optimized DCVS circuits, in specific DCVS logic families is presented by surveying different logic families; afterwards a method which can produce fast, low power, low cost DCVS structures from random Boolean functions is demonstrated. The distinction of this approach despite the others is that it is not heuristic; the designer is not interfere with details and also with no intelligence can create the optimized DCVS circuit from a defined Boolean function.

### Keywords

DCVS(Differential Cascode Voltage Switch Logic), VLSI circuit, Pull Down Network (PDN), Equivalent Functions, Binary Decision Diagram (BDD).

\* کارشناس ارشد مهندسی کامپیوتر در گرایش معماری سیستمهای کامپیوتری mohtashami@excite.com

† استادیار دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی navi@sbu.ac.ir

‡ کارشناس ارشد مهندسی کامپیوتر در گرایش معماری سیستمهای کامپیوتری mahini@comp.iust.ac.ir

## ۱- مقدمه

شاید حتی بصورت دستی و روش آزمایش و خط امکان پذیر باشد ولی در صورتیکه که تعداد متغیرها تنها اندکی افزایش یابد، یافتن یک طراحی بهینه با استفاده از روش‌های آزمایش و خط امکان پذیر نبوده و نیاز به استفاده از روش‌های اصولی تر محرز می‌باشد. روش‌های موجود برای طراحی شبکه‌ی پایین بر در مدارهای DCVS را می‌توان بر اساس موارد زیر با یکدیگر مقایسه نمود:

داشتن الگوریتم مشخص: آیا روش دارای الگوریتم مشخص و کاملی است یا ابتکاری می‌باشد؟

پایان پذیر بودن: آیا روش مورد بحث دارای نقطه پایان مشخصی می‌باشد یا خیر؟

تولید شبکه‌ی پایین بر بهینه: روش مورد بحث تا چه حد قادر به یافتن بهترین شبکه‌ی پایین بر می‌باشد؟

لازم به توضیح است که تعداد زیادی از خانواده‌های مدارها منطقی از شبکه‌ی پایین بر DCVS استفاده می‌نمایند (مرجع [1]). به عنوان مثال خانواده‌های دامینوی دو خطی، ECDL، SDSL و DCSL و بسیاری دیگر از خانواده‌های مدارها منطقی دارای شبکه‌ی پایین بر مطابق منطق DCVS هستند. در نتیجه یافتن روشی جهت تولید شبکه‌ی پایین بر بهینه در خانواده‌های مدارها منطقی مختلفی کاربرد دارد. در ادامه روش‌هایی که تا کنون برای تولید شبکه‌ی پایین بر مدارهای DCVS مطرح شده است، توضیح داده می‌شود.

### ۲- ایجاد شبکه‌ی پایین بر بر اساس ساختار منطق CMOS ایستا

با اعمال پاره‌ای تغییرات بر روی شبکه‌های پایین بر و بالابر در پیاده‌سازی CMOS یکتابع منطقی، ساختار شبکه‌ی پایین بر مدار DCVS تابع، بدست خواهد آمد [2]. در شکل (۱) نحوه تبدیل یک مدار CMOS به مدار معادل آن در منطق DCVS نشان داده شده است. این روش دارای الگوریتم مشخص و پایان پذیر می‌باشد ولی نمی‌تواند بهترین ساختار شبکه‌ی پایین بر نظیر هر تابع منطقی را ارائه دهد و برای هر تابع منطقی، مدار DCVS آن نسبت به مدار CMOS هنوز هم به ترانزیستور بیشتر مصرف می‌نماید. البته این مدار DCVS هنوز هم به علت عدم استفاده از ترانزیستورهای PMOS در تولید تابع منطقی نسبت به مدار CMOS بتری دارد. در ادامه روش‌هایی که ساختار شبکه‌ی پایین بر در آنها ساده‌تر شده است، بررسی خواهد شد.

### ۲- طراحی شبکه‌ی پایین بر با استفاده از جدول کارنو

با استفاده از جدول کارنو می‌توان برای توابعی با تعداد متغیر کمتر از شش، شبکه‌ی پایین بر را برای مدارهای DCVS طراحی نمود [3]. این روش برای تعداد متغیر کم نسبتاً ساده بوده و از دسته روش‌های ابتکاری می‌باشد.

با رشد روز افزون تکنولوژی‌های ساخت مدارهای مجتمع و ورود به عرصه مدارهای بسیار پرتراکم ULSI، وابستگی طراحان مدار به ابزارهای طراحی خودکار بیشتر می‌گردد. تا چند دهه گذشته ارائه توصیف سطح بالا و دریافت یک طراحی بهینه در سطح ترانزیستور تنها به عنوان یک هدف مطرح بود و امروزه این امر، تبدیل به یک وسیله گردیده است. طراحی مدارهای مجتمعی که دارای دهها میلیون ترانزیستور می‌باشد بدون استفاده از ابزارهای CAD امکان پذیر نبوده و در این بین در اختیار داشتن ابزارهای قوی CAD به منزله کم شدن اشتباهات طراحی و پایین آمدن هزینه‌های ساخت و کوتاه‌تر شدن زمان طراحی می‌باشد. ابزارهای CAD یک توصیف کامل و جامع سطح بالا را از طراح گرفته و با استفاده از روش‌ها و الگوریتم‌هایی پیاده‌سازی لازم را در پایین ترین سطح به نحوی انجام می‌دهد که نیازمندی‌های طراح تامین گردد. در این بین مجالی برای روش‌هایی که بصورت ابتکاری یا دستی قادر به حل مشکل هستند، وجود ندارد و تنها روش‌های مبتنی بر الگوریتم‌های مشخص و پایان پذیر و البته بهینه در این رابطه قابل استفاده می‌باشند.

در گذشته‌ی نه چندان دور طراحی مدار جهت پیاده سازی توابع منطقی در سطح ترانزیستور، از مواردی بود که طراح بطور مستقیم با آن روبرو بود و به همین دلیل تمام روش‌های طراحی و پیاده‌سازی مدارها بصورت دستی و گاهی هم ابتکاری انجام می‌گردید. امروزه با استفاده از ابزارهای CAD با کتابخانه‌های مختلف، الگوریتم‌های دقیق و جامع جایگزین روش‌های دستی و ابتکاری شده‌اند. در این نوشتار روشی بهینه جهت پیاده‌سازی توابع منطقی در خانواده‌های مدارهای DCVS ارائه گردیده است که مشخصه‌ی اصلی آن داشتن الگوریتمی جامع و بهینه می‌باشد که مناسب جهت استفاده در ابزارهای CAD می‌باشد.

### ۲- روش‌های موجود طراحی شبکه‌ی پایین بر DCVS


در طراحی مدارهای DCVS مهمترین چالش، طراحی شبکه‌ی پایین بر متناظر با تابع منطقی دلخواه است. لازم به توضیح است که بین توابع منطقی و شبکه‌ی پایین بر مدارهای DCVS تنازن یک به یکی وجود ندارد و برای یک تابع منطقی می‌توان شبکه‌های پایین بر وجود ندارد و برای طراحی نمود. ساختار شبکه‌ی پایین بر در DCVS به مختلفی را طراحی نمود. ساختار شبکه‌ی پایین بر در DCVS به نحوی است که معمولاً دارای قسمت‌های مشترکی بوده و با ادغام این اشتراکات می‌توان شبکه‌ی پایین بر ساده‌تری را برای یک تابع منطقی بدست آورد. در بین مجموعه شبکه‌های پایین بر نظیر یک تابع منطقی، آن که کمترین تعداد ترانزیستور را نیاز داشته باشد دارای کمترین هزینه پیاده سازی، ظرفیت خازن ورودی، مصرف توان و تاخیر می‌باشد. یافتن یک طراحی بهینه برای توابع با تعداد ورودی‌های کم

### ۲-۳- طراحی شبکه‌ی پایین بر مبنی بر روش کوین

#### مک‌کلاسکی<sup>۲</sup>

این روش در حقیقت تعمیمی بر روش طراحی شبکه‌ی پایین بر با استفاده از جدول کارنو می‌باشد و در آن محدودیتی بر روی تعداد متغیرها وجود ندارد [3]. در این روش حلقه‌های صفر، یک، یک صفر و صفر یک در جدول‌های نوشتۀ شده و سپس با استفاده از روش کوین مک‌کلاسکی تمام /یکاب کننده‌های نخستین<sup>۳</sup> (PI) بدست می‌آید و سپس یک پوشش کامل از آنها انتخاب شده و بر اساس آن شبکه‌ی پایین بر طراحی می‌گردد. ساختار نهایی شبکه‌ی پایین بر در این روش در شکل (۳) آمده است.

در این روش جدول صفر و جدول یک با استفاده از ورودی‌های صفر و ورودی‌های یک تابع منطقی داده شده، ایجاد می‌شود و از روی آن‌ها جداول یک صفر و صفر یک تهیه شده و سپس توسط روش کوین مک‌کلاسکی، PI‌های هر جدول مشخص شده و در نهایت یک پوشش کامل از آنها بدست می‌آید که با استفاده از آن درخت‌های موجود در شکل (۳) تهیه می‌گردد.



شکل (۳): ساختار کلی شبکه‌ی پایین بر مبنی بر روش کوین مک‌کلاسکی.


مرحله ایجاد ساختار درخت‌های پایین بر با استفاده از PI‌های بدست آمده ابتکاری بوده و دارای الگوریتم خاصی نمی‌باشد ضمن آنکه در [4] اثبات گردیده است که روش فوق نمی‌تواند بهترین شبکه‌ی پایین بر را تولید نماید.

### ۴-۲- طراحی شبکه‌ی پایین بر با استفاده از OBDD

این روش دارای الگوریتم مشخص بوده و با مدل نمودن توابع منطقی به یک<sup>۴</sup> OBDD، یک پیاده‌سازی مناسب برای شبکه‌ی پایین بر مدارهای DCVS ارائه می‌دهد [4].

BDD<sup>۵</sup> یک گراف جهت دار بدون حلقه می‌باشد که می‌توان توسط آن توابع منطقی را نمایش داد و با آنها کار نمود [5]. OBDD یک BDD است بطوریکه که در هر مسیر جهت دار آن هر متغیر تصمیم‌گیری<sup>۶</sup> حداقل یکبار و با ترتیب مشخص وجود دارد. متغیرهای تصمیم‌گیری در حقیقت همان ورودی‌های تابع منطقی نمایش داده شده توسط BDD هستند و نحوه عملکرد BDD را تعیین می‌نمایند.

یک OBDD شامل تعدادی گره تصمیم‌گیری و تعدادی گره پایانی است که توسط یال‌هایی به یکدیگر متصل شده‌اند. به هر گره دو یال




شکل (۱): استفاده از درخت‌های پایین بر و بالابر CMOS برای تولید مدار DCVS


در این روش ابتدا باید جدول کارنو برای تابع مفروض کشیده شود. سپس خانه‌های جدول توسط حلقه‌های صفر، یک، صفریک و یک صفر دسته بندی می‌گردد به نحوی که تمام خانه‌های جدول حداقل توسط یکی از انواع حلقه‌ها پوشیده گردد. در انتخاب دسته‌ها باید توجه شود که هر چه دسته‌بندی‌های انجام شده تعداد خانه‌ی بیشتری داشته باشد در نهایت ساختار شبکه‌ی پایین بر بدست آمده تر می‌باشد. در شکل (۲) نحوه انتخاب دسته بندی فوق برای یک تابع محاسبه رقم نقلی آمده است.

مشخص است که ساختار درخت بدست آمده برای یک تابع مفروض منحصر به فرد نبوده و با توجه به نحوه دسته‌بندی خانه‌های جدول کارنو و همچنین تبدیل دسته بندی‌های انجام شده در شبکه‌ی پایین بر، تعداد زیادی شبکه‌ی پایین بر برای هر تابع منطقی می‌توان ایجاد نمود.

اشکال عمده‌ی این روش آن است که دارای الگوریتم مشخصی نبوده و یک روش ابتکاری می‌باشد. به همین دلیل مشخص نیست که آیا پیاده‌سازی انجام شده، بهترین پیاده‌سازی ممکن می‌باشد یا خیر. این روش در حالات‌هایی که تعداد متغیرها زیاد باشد زمان بر بوده و برای تعداد بیشتر از شش متغیر قابل استفاده نمی‌باشد.



شکل (۲): ایجاد درخت پایین بر تابع محاسبه رقم نقلی توسط جدول کارنو.




شکل(۷): معادل مداری یک گره تصمیم گیری.

روش OBDD دارای الگوریتم کاملا مشخص و پایان پذیر می‌باشد و از این جهت نسبت به روش‌های قبلی دارای ارجحیت می‌باشد.

## ۲-۵- طراحی شبکه‌ی پایین بر با استفاده از روش 123dd


در این روش با مدل کردن تابع منطقی به ساختاری بنام<sup>a</sup> 123dd و سپس انجام مراحل ساده سازی با قوانین مربوطه، شبکه‌ی پایین بر ساده شده بدست می‌آید. جزئیات روش فوق در [6] و [7] مطرح گردیده است.



شکل(۸): مدار DCSV ساده شده تابع منطقی  $f$ .


هر 123dd دارای تعدادی گره غیر پایانی است که با دایره نمایش داده می‌شود. از هر گره غیر پایانی سه نوع یال ۰ و ۱ و ۲ خارج می‌شود. به هر گره غیر پایانی یک متغیربر ورودی تابع منطقی نظری می‌گردد که در وسط دایره نشان داده می‌شود. ورودی هر گره از طریق یکی از انواع سه یال ۰ و ۱ و ۲ به خروجی گره دیگری متصل است، به غیر از گره ریشه که ورودی آن به زمین متصل است. هر 123dd دارای دو گره پایانی صفر و یک است که با مریع نشان داده می‌شوند و این گره‌ها دارای خروجی نیستند. گره پایانی ۰ (۱) در 123dd، متناظر با خروجی  $f$  (نقیض  $f$ ) در شبکه‌ی پایین بر DCSV هستند. در گره غیر پایانی با متغیر  $x_i$ ، یال نوع ۱ (۰) نشان دهنده یک ترانزیستور از نوع  $n$  است که به دریچه آن متغیر  $x_i$  (نقیض  $x_i$ ) اعمال شده است. یال از نوع دو به معنی اتصال کوتاه بوده و برای آن ترانزیستوری مورد نیاز نیست. هر گره دارای یک رشته بیتی شامل تعدادی صفر و یک می‌باشد. رشته بیتی گره ریشه همان تابع منطقی نمایش داده شده توسط 123dd می‌باشد. طول رشته بیتی گره‌های پایانی برابر یک می‌باشد. تولید ساختار 123dd یک تابع منطقی توسط سه قانون تولید

وارد می‌شود و بجز گره ریشه هرگره تصمیم‌گیری یک خروجی دارد. گره‌های پایانی دارای دو نوع صفر و یک بوده و تنها یک یال خروجی دارند. در شکل(۴) عملکرد منطقی یک گره تصمیم‌گیری و در شکل(۵) یک تابع منطقی و نمایش OBDD کامل آن نشان داده شده است.




شکل(۴): عملکرد بولی یک گره تصمیم گیری.

با توجه به اینکه تابعی با  $n$  ورودی دارای  $2^n$  ترکیب مختلف ورودی می‌باشد، نمایش OBDD کامل آن به  $2^{n-1}$  عدد گره تصمیم‌گیری نیاز دارد. نمایش BDD یک تابع منطقی می‌تواند توسط قانون‌های حذف گره و حذف زیر درخت ادغام[4]، ساده شده و تعدادی از گره‌های آن حذف گردد.



شکل(۵): نمایش OBDD کامل برای یک تابع منطقی.

با اعمال دو قانون فوق بر روی یک ROBDD کامل،<sup>۷</sup> بدست می‌آید بطوریکه هیچ یک از دو قانون فوق دیگر برروی آن قابل اعمال نیست. طبق [5] نمایش ساده شده OBDD یک تابع منطقی منحصر به فرد می‌باشد. در شکل(۶) OBDD ساده شده تابع شکل(۵) نشان داده شده است.



شکل(۶): ساده شده تابع منطقی  $f$ .

با دوبار اعمال قانون حذف گره و یک بار اعمال قانون حذف زیر درخت، فرم کامل OBDD شکل(۵) به فرم ساده شده شکل(۶) تبدیل می‌شود.

با داشتن نمایش ساده شده OBDD یک تابع منطقی می‌توان شبکه‌ی پایین بر DCSV متناظر با آن را طراحی نمود. در شکل(۷) نمایش مداری یک گره تصمیم‌گیری آمده است. در شکل(۸) مدار نهایی DCSV تابع منطقی مفروض نمایش داده شده است.

- در هر سطر ماتریس  $T$  تنها یک درایه برابر یک و بقیه درایه ها برابر صفر باشد.
- در هر ستون ماتریس  $T$  تنها یک درایه برابر یک بوده و بقیه درایه ها برابر صفر باشد.
- به نحوی که روابط زیر برقرار باشد :

$$\begin{bmatrix} x_{n-1} & x_{n-2} & \dots & x_0 \end{bmatrix} \begin{bmatrix} t_{1,1} & t_{1,2} & \dots & t_{1,n} \\ t_{2,1} & t_{2,2} & \dots & t_{2,n} \\ \vdots & \vdots & \ddots & \vdots \\ t_{n,1} & t_{n,2} & \dots & t_{n,n} \end{bmatrix} = [z_{n-1} \ z_{n-2} \ \dots \ z_0] \quad (1)$$

$$f(x_{n-1}, x_{n-2}, \dots, x_0) = g(z_{n-1}, z_{n-2}, \dots, z_0) \quad (2)$$

با توجه به وارون پذیر بودن ماتریس  $T$  می‌توان ثابت نمود که اگر تابع  $f$  هم ارز تابع  $g$  باشد آنگاه تابع  $g$  نیز هم ارز تابع  $f$  است.

ماتریس  $T$  که یک ماتریس مربع می‌باشد، ماتریس تبدیل هم ارزی نامگذاری شده است. هر تابع منطقی  $f$  با خودش هم ارز است و ماتریس تبدیل آن یک ماتریس واحد می‌باشد. با توجه به خواص ضرب ماتریس‌ها ثابت می‌شود که در صورتیکه تابع  $f$  هم ارز تابع  $g$  باشد و تابع  $h$  هم ارز تابع  $f$  باشد آنگاه تابع  $g$  هم ارز تابع  $h$  است. با توجه به توضیحات فوق می‌توان گفت که تمامی توابع هم ارز یک تابع منطقی در یک مجموعه قرار دارند که این مجموعه توابع هم ارز نامگذاری شده است. با داشتن هر تابع منطقی از مجموعه توابع هم ارز یک تابع منطقی می‌توان با انتخاب ماتریس تبدیل مناسب به هر یک از توابع دیگر آن مجموعه دست یافت.

مثال: سه تابع منطقی  $f_1, f_2$  و  $f_3$  بصورت زیر مفروض هستند:

$$f_1(x_2, x_1, x_0) = \sum(2, 3, 5, 6, 7) \quad (3)$$

$$f_2(y_2, y_1, y_0) = \sum(3, 4, 5, 6, 7) \quad (4)$$

$$f_3(z_2, z_1, z_0) = \sum(1, 3, 5, 6, 7) \quad (5)$$

تابع  $f_1$  هم ارز تابع  $f_2$  می‌باشد زیرا با ماتریس داریم:

$$f_1(x_2, x_1, x_0) = f_2(x_2, x_0, x_1) \quad (6)$$

و تابع  $f_1$  هم ارز تابع  $f_3$  می‌باشد زیرا با ماتریس داریم:

$$f_1(x_2, x_1, x_0) = f_3(x_2, x_0, x_1) \quad (7)$$


جهت بررسی صحت روابط (۶) و (۷) جدول صحت توابع  $f_1$  و  $f_2$ ،  $f_2$  و  $f_3$  در جدول (۱) نشان داده شده است. در شکل (۱۱) برای بدست آوردن عبارت منطقی توابع  $f_1, f_2$  و  $f_3$  از جدول کارنو استفاده شده است.

$x_2$	$x_1$	$x_0$	$f_1$	$y_2$	$y_1$	$y_0$	$f_2$	$z_2$	$z_1$	$z_0$	$f_3$
0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	1	1
0	1	0	1	0	1	0	0	0	1	0	0
0	1	1	1	0	1	1	1	0	1	1	1
1	0	0	0	1	0	0	1	1	0	0	0
1	0	1	1	1	0	1	1	1	0	1	1
1	1	0	1	1	1	0	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	1


جدول (۱): جدول صحت سه تابع منطقی  $f_1, f_2$  و  $f_3$ .

گره، جایجایی و ادغام انجام می‌گیرد که جزئیات آن در [۶] به تفصیل آمده است:

در شکل (۹)، نمایش ۱۲۳dd تابع  $f=b+ac$  نشان داده شده و در شکل (۱۰) مدار DCVS متناظر با شکل (۹)، به تصویر کشیده شده است.



شکل (۹): نمایش ۱۲۳dd تابع منطقی  $f=b+ac$



شکل (۱۰): مدار DCVS نهایی تابع  $f$  با استفاده از روش ۱۲۳dd

همانطور که در شکل (۱۰) نیز مشخص است، پیاده سازی تابع نشان داده شده در شکل (۹) نیاز به هفت ترانزیستور دارد که در مقایسه با روش OBDD یک ترانزیستور کمتر مصرف می‌نماید. بر خلاف روش OBDD که برای پیاده سازی گره‌های تصمیم‌گیری همیشه به دو ترانزیستور نیاز دارد، در روش ۱۲۳dd بسته به شرایط ممکن در یک گره دو یا یک یا صفر ترانزیستور مورد استفاده قرار گیرد. بطور کلی می‌توان گفت که این روش با تغییر ساختار گره تصمیم‌گیری نسبت به روش OBDD می‌تواند شبکه‌های پایین بر بهتری نسبت به روش OBDD تولید نماید.

## ۶-۲- روشن پیشنهادی

روشن پیشنهادی که ما ارائه خواهیم کرد، مبتنی بر مفهوم توابع هم ارز بوده و مشخصه اصلی آن دارا بودن الگوریتم کاملاً مشخص و پایان پذیر جهت یافتن درخت پایین بر بهینه می‌باشد. لازم به توضیح است که پیاده سازی روش فوق نیز در [۸] انجام گردیده است و توسط آن می‌توان عملکرد روش را مورد بررسی قرار داد.

## ۷-۲- توابع هم ارز

توابع منطقی  $f(x_{n-1}, x_{n-2}, \dots, x_0)$  و  $g(y_{n-1}, y_{n-2}, \dots, y_0)$  را هم ارز گویند اگر و تنها اگر ماتریس  $T_{n \times n}$  با مشخصات زیر وجود داشته باشد:

برای توابع متقارن تمامی ماتریس‌های تبدیل، منجر به تولید خود تابع می‌گردد. تقارن ممکن است برای زیرمجموعه‌ای از مجموعه متغیرهای ورودی یک تابع منطقی وجود داشته باشد. به عنوان مثال در تابع  $f_1$ ، ورودی‌های  $x_1^0, x_2^0$  و  $x_1^1, x_2^1$  دارای تقارن می‌باشد و همانطور که در رابطه (۸) مشخص است علت این امر وجود تابع منطقی متقارن OR در میان PI‌های تابع  $f_1$  می‌باشد.

### ۲-۷-۲- تولید توابع هم ارز متمایز

به منظور تولید تمام توابع هم ارز متمایز، ابتدا تمام ماتریس‌های  $T_{n \times n}$  را که دارای دو خاصیت ماتریس تبدیل هستند، تولید می‌شود. هر ماتریس تبدیل بصورت  $T_i$  که در آن  $(n!-1) \leq i \leq 0$  است، نشان داده می‌شود. با اعمال ماتریس‌های تبدیل بر روی ورودی‌های تابع منطقی، تابع هم ارز تابع منطقی ورودی بدست می‌آید. تابع هم ارز حاصل از اعمال ماتریس تبدیل  $T_i$  را با  $f_i$  نمایش می‌دهیم. برای مثال تمام ماتریس‌های تبدیل برای تابع منطقی با سه متغیر برابر شش است که عبارتند:

$$\begin{array}{ll} T_1 = \begin{bmatrix} 1 & 0 & 0 \\ 0 & 0 & 1 \\ 0 & 1 & 0 \end{bmatrix} & T_0 = \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & 1 \end{bmatrix} \\ T_3 = \begin{bmatrix} 0 & 0 & 1 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{bmatrix} & T_2 = \begin{bmatrix} 0 & 1 & 0 \\ 1 & 0 & 0 \\ 0 & 0 & 1 \end{bmatrix} \\ T_5 = \begin{bmatrix} 0 & 0 & 1 \\ 0 & 1 & 0 \\ 1 & 0 & 0 \end{bmatrix} & T_4 = \begin{bmatrix} 0 & 1 & 0 \\ 0 & 0 & 1 \\ 1 & 0 & 0 \end{bmatrix} \end{array} \quad (12)$$

به علت آنکه ماتریس  $T_0$  ماتریس واحد می‌باشد، تابع هم ارز  $f_0$ ، همان تابع ورودی می‌باشد. پس از تولید تمام توابع هم ارز با حذف  $f_i$  های تکراری مجموعه توابع هم ارز متمایز بدست می‌آید.

### ۲-۸- کاربرد توابع منطقی هم ارز در طراحی شبکه‌ی پایین بر پهینه

همانطور که در بخش‌های گذشته گفته شد، با اعمال هر یک از روش‌های گفته شده می‌توان درخت پایین بر ساده شده ای را تولید نمود. اعمال قوانین ساده‌سازی در هر روش بستگی مستقیم به تابع منطقی و بطور دقیق‌تر به فرم نمایش مجموع حاصلضرب تابع منطقی دارد. از طرفی همانطور که در مثال قبل در روابط (۳) و (۴) و (۵) مشخص است، هریک از توابع متعلق به مجموعه توابع هم ارز متمایز، دارای فرم نمایش مجموع حاصلضرب متفاوتی هستند. این تفاوت در نمایش مجموع حاصلضرب می‌تواند منجر به استفاده بیشتر قوانین ساده سازی در الگوریتم‌های ساده‌سازی گردد. در شکل (۱۲) زیر درخت پایین بر ساده شده تابع مطرح شده در روابط (۳)، (۴) و (۵) توسط روش OBDD آمده است.

$x_1$	$x_2$	$f_1$	$y_1$	$y_2$	$f_2$	$z_1$	$z_2$	$f_3$		
$x_0$	00	01	11	10	$y_0$	00	01	11	10	$f_2$
0	0	0	1	1	1	0	0	1	1	$f_3$
1	0	1	1	1	1	1	1	1	1	$f_3$

شکل (۱۱): جدول کارنو توابع  $f_1$ ،  $f_2$  و  $f_3$

با استفاده از جدول کارنو برای توابع فوق روابط زیر بدست می‌آید.

$$f_1 = x_1 + x_0 x_2 \quad (8)$$

$$f_2 = y_0 + y_1 y_2 \quad (9)$$

$$f_3 = z_2 + z_1 z_0 \quad (10)$$

همانطور که از روابط (۸)، (۹) و (۱۰) مشخص است، هر سه تابع منطقی  $f_1$ ،  $f_2$  و  $f_3$  دارای ماهیت یکسانی هستند و در حقیقت هر سه، عبارت منطقی یکسانی را پیاده سازی می‌نمایند.

### ۲-۷-۳- تعداد توابع هم ارز یک تابع منطقی

با توجه به ساختار ماتریس تبدیل  $T$  در رابطه (۱) مشخص است که برای تابعی با  $n$  متغیر ورودی تعداد  $(n!)$  عدد ماتریس تبدیل مختلف وجود دارد و با توجه به تعریف ارائه شده برای تابع هم ارز، به ازاء هر ماتریس تبدیل یک تابع هم ارز وجود دارد. هر یک از این ماتریس‌های تبدیل بصورت  $T_i$  که در آن  $(n!-1) \leq i \leq 0$  نشان داده می‌شود و هر یک از توابع هم ارز نظیر هر یک از  $T_i$ ‌ها را بصورت  $f_i$  نشان می‌دهیم.

از میان مجموعه ماتریس‌های تبدیل، برخی منجر به تولید توابع یکسانی می‌گردد. این دسته از ماتریس‌های تبدیل نمی‌توانند در ایجاد شبکه‌ی پایین بر بهینه موثر باشند و می‌توان از آنها صرف نظر نمود. زیرمجموعه‌ای از مجموعه توابع هم ارز متمایز نام گذاری اهمیت هستند که متمایز از یکدیگر بوده و دارای جدول صحت متفاوتی باشند. این زیرمجموعه، مجموعه توابع هم ارز متمایز نام گذاری شده است. در مورد تابع  $f_1$  مطرح شده در مثال قبل، ماتریس‌های تبدیل  $\begin{bmatrix} 0 & 0 & 1 \\ 0 & 1 & 0 \\ 1 & 0 & 0 \end{bmatrix}$  منجر به تولید مجدد  $f_1$  می‌گردند و ماتریس  $\begin{bmatrix} 0 & 0 & 1 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{bmatrix}$  منجر به تولید مجدد  $f_2$  و ماتریس  $\begin{bmatrix} 0 & 1 & 0 \\ 0 & 0 & 1 \\ 0 & 1 & 0 \end{bmatrix}$  منجر به تولید مجدد  $f_3$  می‌گردد. در مورد تابع  $f_1$  با سه متغیر ورودی مجموعه توابع هم ارز دارای شش عضو است که تنها سه تابع هم ارز متمایز در آن وجود دارد.

دلیل ایجاد توابع هم ارز برابر در مورد مثال فوق وجود جزء متقارن در ایجاد کننده‌های نخستین (PI‌ها) تابع  $f_1$  می‌باشد. تابع  $(x_0, x_1, x_2, \dots, x_n)$  متفاوتن  $f_1$  است اگر و تنها اگر رابطه (۱۱) به ازاء هر  $i$  و  $j$  بین صفر و  $n-1$  صدق نماید:

$$f(x_{n-1}, x_{n-2}, \dots, \bar{x}_i, \dots, x_j, \dots, x_0) = f(x_{n-1}, x_{n-2}, \dots, x_i, \dots, \bar{x}_j, \dots, x_0) \quad (11)$$

پیشنهادی ابتدا مجموعه توابع هم ارز متمایز را برای تابع منطقی داده شده بدست می‌آورد و سپس با اعمال روش‌های موجود ساده‌سازی که در مورد آنها بحث شد، ساختار شبکه‌ی پایین بر ساده شده برای تمام توابع هم ارز را بدست می‌آورد و با مقایسه آنها با یکدیگر بهترین شبکه‌ی پایین بر انتخاب می‌شود. با توجه توضیحات فوق مشخص است که شبکه‌ی پایین بر بدست آمده توسط این الگوریتم دارای تعداد ترانزیستور کمتر و یا مساوی روش‌های قبلی است.

در این روش می‌توان بطور همزمان از چند روش ساده‌سازی استفاده نمود بدین ترتیب که برای هر تابع هم ارز چند روش را اعمال و نتیجه آن ثبت می‌شود و در نهایت از بین تمام پاسخ‌های بدست آمده، بهترین شبکه‌ی پایین بر را انتخاب می‌گردد.

در جدول (۲) تعداد ترانزیستورهای لازم برای توابع:

$$f_1 = \sum(0, 2, 3, 8, 10, 11, 14, 15, 16, 18, 19, 20, 23, 24, 26, 27, 31)$$

$$f_2 = \sum(0, 1, 2, 5, 6)$$

$$f_3 = \sum(0, 1, 2, 6, 8, 9, 11, 12, 14, 15)$$


براساس متدهای OBDD و 123dd و روش پیشنهادی نشان داده شده است.

$f_3$	$f_2$	$f_1$	
18	10	26	OBDD
18	10	22	123dd
16	8	16	روش پیشنهادی

جدول (۲) مقایسه‌ی روش‌های OBDD و 123dd و روش پیشنهادی


توجه داشته باشید که توابع مذکور از آن جهت مورد اهمیت هستند که در [۶] و [۴] برای ارزیابی کارایی روش‌های ارائه شده از آنها استفاده شده است.

در نمودار رسم شده‌ی شکل (۱۴) نیز درصد بهینه سازی روش پیشنهادی را نسبت به روش‌های OBDD و 123dd برای توابع مذکور ملاحظه می‌فرمایید.



شکل (۱۴) نیز درصد بهینه سازی روش پیشنهادی نسبت به روش‌های OBDD و 123dd


در شکل (۱۵) نیز درصد بیشترین بهینه‌سازی و بهینه‌سازی متوسط را برای توابع بولی ۱ تا ۷ متفاوت ملاحظه می‌نمایید لازم به ذکر است که برای توابع ۴ متغیره و بیشتر در هر آیتم تعداد ده هزار تابع بولی تست شده است.



شکل (۱۲): درخت پایین بر ساده شده توسط روش OBDD سه تابع هم ارز. همانطور که در شکل (۱۲) مشخص است پیاده‌سازی درخت پایین بر ساده شده  $f_1$  به چهار گره تصمیم‌گیری (هشت ترانزیستور) نیاز دارد و برای پیاده‌سازی درخت پایین بر ساده شده توابع  $f_2$  و  $f_3$  به سه گره تصمیم‌گیری (شش ترانزیستور) نیاز می‌باشد.

نکته بسیار مهم آن است که توابع هم ارز متمایز از نظر عملکرد با یکدیگر مساوی نبوده و برای آنکه بتوان یکی از آنها را به جای دیگری استفاده نمود، به ماتریس تبدیل مربوطه نیز نیاز می‌باشد. البته با داشتن ماتریس تبدیل تابع به هم ارز آن، می‌توان از هم ارز تابع بجا تابع استفاده نمود. پیاده‌سازی مداری تابع تبدیل در شکل (۱۳) نشان داده شده است.

در شکل (۱۳) یک بودن مقدار  $t_{ij}$  به معنی برقراری اتصال و صفر بودن آن به منزله قطع بودن اتصال در موقعیت مربوطه می‌باشد که در آن  $t_{ij}$  درایه موجود در سطر  $i$  ام و ستون  $j$  ام ماتریس تبدیل  $T$  می‌باشد.



شکل (۱۳): نمایش مداری برای ماتریس تبدیل  $T$ .

## ۹-۲- الگوریتم یافتن شبکه‌ی پایین بر بهینه در روش پیشنهادی

وروودی الگوریتم، نمایش مجموع حاصلضرب تابع منطقی بوده و خروجی آن ساده‌ترین شبکه‌ی پایین بر DCVS می‌باشد. روش

سازی موجود نمی‌تواند عمل بهینه سازی را برای قسمت‌های مشترک بین توابع  $f_i$  انجام دهد.

قدم بعدی تکمیل الگوریتم مطرح شده به نحوی است که بتواند عمل ساده‌سازی را بین دسته‌های از توابع که دارای ورودی‌های یکسانی هستند انجام دهد. به نظر می‌رسد که الگوریتم مطرح شده در این نوشتار زمانی که ساده‌سازی دسته‌های از توابع مطرح باشد، به علت ضرب شدن تعداد حالت‌های توابع هم ارز در یکدیگر، از نظر مرتبه زمانی، غیر عملی باشد.

## مراجع

- [1] K.M. Chu and D.L. Pulfrey, 1987, "A Comparison of CMOS Circuit Techniques: Differential Cascode Voltage Switch Logic Circuits Versus Conventional Logic", IEEE Journal of Solid-State Circuits, vol. SC-22, no. 4, pp. 528-532
- [2] L. Heller, W. Griffin, J. Davis and N. Thoma, 1984, "Cascode voltage switch logic: a differential CMOS logic family". Proceedings of IEEE International Solid-State Circuit Conference, pp. 16-17.
- [3] K.M. Chu and D.L. Pulfrey, 1986, "Design Procedures for Differential Cascode Voltage Switch Logic Circuits", IEEE Journal of Solid-State Circuits, vol. SC-21, no. 4, pp.1082-1087
- [4] T. Karoubalis, G.Ph. Alexiou, N. Kanopoulos, 1995, "Optimal synthesis of differential cascode voltage switch (DCVS) logic circuits using ordered binary decision diagrams (OBDDs)", Design Automation Conference, pp. 282-287
- [5] S. Bandyopadhyay, A. Jaekel ,G.A Jullien, "A method for synthesizing area efficient multilevel PTL circuits", 1997, Tenth International Conference on VLSI Design, pp. 516-518
- [6] A. Jaekel, 1997, "A New Model for Constructing DCVS Trees", IEEE 1997 Canadian Conference, vol. 2, pp. 641-645
- [7] A. Jaekel, S. Bandyopadhyay, G.A. Jullien, 1998,"Design of dynamic pass-transistor logic circuits using 123 decision diagrams", IEEE Transactions on Circuits and Systems , vol. 45, no. 11, pp. 1172-1181.
- [8] محتشمی، حسین، " بررسی، تحلیل و طراحی مدارات بهینه" ، پایان نامه کارشناسی ارشد ، دانشگاه شهید بهشتی، شهریور ۱۳۸۴
- [9] O.Kavehie, K.Navi, T.Nikoubin, M.Rouholamini "A Novel DCVS Tree Reduction Algorithm", Integrated Circuit Design and Technology, ICICDT'06. 2006 IEEE International Conference, pp.1-7.

## زیرنویس‌ها

<sup>1</sup> Differential Cascode Current Switch Logic

<sup>2</sup> Quine-McCluskey

<sup>3</sup> Primary Implicant

<sup>4</sup> Ordered Binary Decision Diagram


<sup>5</sup> Binary Decision Diagram

<sup>6</sup> Decision Variable

<sup>7</sup> Reduced Ordered Binray Decision Diagram

<sup>8</sup> 123 Decision Diagram

<sup>9</sup> Symmetric functions



شکل(۱۵) درصد بهینه سازی برای توابع ۱ تا ۷ متغیره

## نتیجه گیری

با استفاده از مفهوم توابع هم ارزش می‌توان با استفاده از روش‌های موجود برای طراحی شبکه‌ی پایین بر بهینه مدارهای DCVS، به مدارهایی با تعداد ترانزیستور کمتر، دست یافت. با استفاده از این تکنیک می‌توان حالت‌های بیشتری را برای استفاده از قوانین ساده‌سازی ایجاد نمود و با توجه به وجود الگوریتم مشخص برای آن می‌توان از آن در بسته‌های نرم افزاری طراحی کامپیوتو (CAD) استفاده نمود. این روش در الگوریتم کاری خود از یک یا چند روش ساده سازی مختلف بطور همزمان استفاده می‌نماید. برای مثال می‌توان روش 123dd را همزمان با OBDD و یا حتی سایر روش‌ها [9] استفاده نمود و بهترین شبکه در بین تمام توابع هم ارز را در نهایت انتخاب نمود. با توجه به الگوریتم مورد استفاده مشخص است که شبکه‌ی پایین بر تولید شده توسط این روش همیشه برابر و یا بهتر از هر یک از روش‌های ساده سازی مورد استفاده است.

## ۱۰-۲ - گام بعدی

در برخی شرایط تابع منطقی، یک تابع ساده تک خروجی نبوده و به ازاء هر بردار ورودی یک بردار خروجی تولید می‌شود (فرم کلی تابع منطقی بصورت  $\{0,1\}^n \rightarrow \{0,1\}^f$  است). به عنوان مثال یک ROM با دریافت یک بردار ورودی (آدرس) یک بردار خروجی (محتوای خانه حافظه) را بر می‌گرداند یا یک کمپرسور 4-2 که دارای پنج ورودی و سه خروجی می‌باشد. مدارهایی که از این دسته هستند عموماً توسط روش‌های جزء بندی یعنی تقسیم به قسمت‌های کوچکتری که روش‌های ابتکاری قادر به تحلیل آن باشند، طراحی می‌شوند در صورتیکه ممکن است با یکپارچه دیدن مدار بتوان قسمت‌های مشترک بیشتری را در هم ادغام و به مدارها به مراتب ساده‌تری برسیم. با روش‌های موجود می‌توان برای هر یک از  $m$  خروجی تابع  $f_i$ ، یک تابع  $f_i : \{0,1\}^{f_i} \rightarrow \{0,1\}$  بصورت  $f_i = \sum_{i=1}^m f_i$  ایجاد نماییم. بطوریکه مجموعه توابع  $f_i$  بتواند تابع  $f$  را پیاده نماید و البته برای پیاده سازی توابع  $f_i$  می‌توان از الگوریتم مطرح شده جهت ساده‌سازی هر چه بیشتر استفاده نمود. اشکال این روش آن است که توابع  $f_i$  ماهیت مستقلی نسبت به هم دارند و به همین دلیل قوانین ساده